Makefile

Variablen

I Man kann Variablen in Makefiles definieren:

CC = gcc
CC_OPTS = -O2 -Wall -Wextra -std=c11
HEADERS = header1.h header2.h

I Und dann benutzen:
<syntaxhighlight lang="makefile">
main.o: main.c $(HEADERS)
$(CC) $(CC_OPTS) -c main.c

Automatische Variablen

• $@ Name das Ziels
• $^ Name aller Voraussetzungen, getrennt durch Leerzeichen
• $< ist die erste Voraussetzung

Beispiele:
hello: main.o helper.o
$(CC) $(CC_OPTS) $^ -o $@
main.o: main.c $(HEADERS)
$(CC) $(CC_OPTS) -c $